

המרכז האקדמי לב

**הפקולטה להנדסה ומדעי המחשב
החוג להנדסת חשמל ואלקטרוניקה**

פרויקט גמר באלקטרוניקה

מערכת משובצת לזיהוי נפילות בזמן אמת:

**קליטת תמונה בזמן אמת ממצלמת OV7670 והצגתה דרך
Artix-7 על מנת לאפשר עיבוד תמונה לזיהוי עמידה
ממושכת לחולי דמנציה.**

מגיש: יוסי ברים

מנחה: מר ערן שלום

תודות

[תוכן התודות...]

תקציר (Abstract)

[תקציר הפרויקט בעברית המחולק ל-4 פסקאות: רקע, שיטות, תוצאות ומשמעות...]

תוכן העניינים

7	1 מבוא
7	1.1 רקע ומוטיבציה
7	1.2 מטרת הפרויקט
7	1.3 גישה לפתרון והצעת יישום
8	2 רקע תיאורטי וסקירת ספרות
8	2.1 מבוא לפרוטוקול VGA וקונספט תותח האלקטרוני (CRT)
8	2.2 סריקה קווית (Raster) (Scan) ומנגנון ה-Retrace
9	2.3 תזמוני המסך: מהפיזיקה למימוש הלוגי (RTL)
10	3 פיתוח ושיטות
10	3.1 ארכיטקטורת המערכת וזרימת הנתונים
10	3.2 מימוש בקר התצוגה (VGA Controller)
11	3.2.1 עיבוד הפיקסל והמרה לאנלוגית (DAC)
13	4 תוצאות
13	4.1 אימות לוגי ModelSim
13	4.2 אימות חומרה פיזי ILA
14	5 דיונים
14	5.1 ניתוח בעיות סנכרון ואתגרי Clock Domain Crossing
14	5.2 השוואה ארכיטקטונית: חומרה ייעודית (FPGA) מול תוכנת קצה Edge
16	6 מסקנות וסיכום

רשימת האורים

1	מבנה פנימי של מסך CRT והמחשת מנגנון תותח האלקטרונים	8
2	המחשת מסלול הסריקה הקווית (Raster) (Scan) ותהליכי ההחזרה (Retrace)	9
3	תרשים מלבנים של ארכיטקטורת המערכת וזרימת הנתונים	10
4	תרשים תזמונים של המונים האנכיים והאופקיים	11
5	סכמה חשמלית של רשת הנגדים (DAC) ומחבר ה-HD-DB15	12
6	סימולציית ModelSim המאמתת את מסלול הנתונים והסנכרון בין הזיכרון לבקר	13
7	דגימת ILA מתוך הסיליקון המאמתת את זרימת הנתונים בזמן אמת	13
8	הצעת הארכיטקטורה העתידית: סינרגיה בין החומרה למעבד ה-MicroBlaze הפנימי	15

רשימת הטבלאות

1	פרמטרי תזמון VGA - מהצורך הפיזיקלי ועד למימוש בחומרה	9
---	--	---

1 מבוא

1.1 רקע ומוטיבציה

נפילות בקרב קשישים וחולי דמנציה מהוות גורם סיכון משמעותי, הדורש מענה טכנולוגי מהיר ואמין. מערכות ניטור וידאו מסורתיות סובלות לעיתים מעכבות (Latency) גבוהות או מתבססות על שירותי ענן הפוגעים בפרטיות המטופל. פרויקט זה מתבסס על מערכת משובצת (Embedded System) המיושמת על גבי רכיב, FPGA במטרה לאפשר עיבוד וידאו מקומי ובזמן אמת.

1.2 מטרת הפרויקט

מטרתו המרכזית של הפרויקט היא לפתח פלטפורמת חומרה יציבה ויעילה לקליטת תמונה, ניהול זיכרון, והצגת הנתונים על גבי מסך לשם בקרה. הפלטפורמה נועדה להוות תשתית חזקה למערכת שתהיה מסוגלת בסופו של תהליך לזהות באופן אוטונומי ומדויק מצבי סיכון (כגון נפילות או עמידה ממושכת), מבלי להסתמך על חישוביות חיצונית. עבודה זו מתמקדת בתכנון, בסנכרון ובאימות המחמיר של מסלול הנתונים החומרתי (Data Path).

1.3 גישה לפתרון והצעת יישום

העבודה בפרויקט חולקה לשני צירים מרכזיים המשלימים זה את זה:


□ **עיבוד תמונה גולמי וגילוי תנועה (אלעד אסבג):** מימוש לוגיקה לזיהוי שינויים במרחב הפיקסלים לאורך זמן. גישה זו מתריעה על תנועה במרחב, אך רגישה להתראות שווא ואינה מבחינה בין אדם לעצם דומם.

□ **אימות חומרה וראייה ארכיטקטונית (יוסי ברים):** החלק הראשון (ומוקד הליבה של עבודה זו) מתמקד בתהליכי אימות מחמירים של מסלול הנתונים והסנכרון, תוך שימוש בכלי סימולציה ובדיקות חומרה פיזיות. (ILA) החלק השני מתמודד עם אתגרי האלגוריתמיקה הגולמית ומציע גישה מערכתית חדשה: שילוב מודל AI בקצה הרשת (Edge AI) לצורך הבנה סמנטית וזיהוי אדם בלבד. הצעת היישום תדגים היתכנות לשימוש במעבד פנימי כפתרון המשלב את יתרונות החומרה והתוכנה יחד.

2 רקע תיאורטי וסקירת ספרות

2.1 מבוא לפרוטוקול VGA וקונספט תותח האלקטרונים (CRT)


טכנולוגיית ה-VGA פותחה במקור עבור מסכי שפופרת קרן קתודית (CRT), אשר פעולתם מבוססת על מנגנון של "תותח אלקטרונים" היורה קרן פיזית על גבי מסך המצופה בזרחן. למרות שהמסכים המודרניים מבוססים על טכנולוגיות דיגיטליות, פרוטוקול ה-VGA מחייב עד היום שידור אותות השהייה שנועדו היסטורית לאפשר לקרן האלקטרונים זמן תנועה וחזרה לתחילת שורה.



איור 1: מבנה פנימי של מסך CRT והמחשת מנגנון תותח האלקטרונים

2.2 סריקה קווית (Raster Scan) ומנגנון ה-Retrace

סריקת המסך מתבצעת באופן שיטתי: משמאל לימין ומלמעלה למטה. בכל הגעה לקצה אזור התצוגה נדרש פסק זמן, המכונה החזרה (Retrace), כדי להחזיר את הקרן לנקודת ההתחלה. בזמנים אלו לא משודר מידע ויזואלי (Blanking) כדי למנוע מריחת צבעים.



איור 2: המחשת מסלול הסריקה הקווית (Raster) (Scan) ותהליכי ההחזרה (Retrace)

2.3 תזמוני המסך: מהפיזיקה למימוש הלוגי (RTL)

הטבלה הבאה מתארת את הפרמטרים האופקיים, הצורך הפיזיקלי המקורי, והמימוש הדיגיטלי בחומרה:


פרמטר	מחזורי שעון	הצורך הפיזיקלי המקורי	המימוש שלנו (RTL)
Display Active	640	הקרן מציירת את הפיקסלים פיזית.	שליפת נתונים ושידור צבע פעיל.
Porch Front	16	מרווח זמן לייצוב הקרן בסוף שורה.	כיבוי מיידי של ה-RGB ל-'0000'.
Pulse Sync	96	טריגר לאילוץ חזרת הקרן שמאלה.	הורדת האות HSYNC ל-'0'.
Porch Back	48	המתנה לייצוב בתחילת השורה.	השהיית ה-RGB על '0000'.

טבלה 1: פרמטרי תזמון VGA - מהצורך הפיזיקלי ועד למימוש בחומרה

3 פיתוח ושיטות

3.1 ארכיטקטורת המערכת וזרימת הנתונים


זרימת הנתונים מתנהלת כשרשרת עיבוד רציפה (Pipeline) בין רכיב המצלמה (OV7670_capture), אל זיכרון ה-BRAM, ומשם דרך בקר התצוגה (VGA Controller) אל ממיר ה-DAC.



איור 3: תרשים מלבנים של ארכיטקטורת המערכת וזרימת הנתונים

3.2 מימוש בקר התצוגה (VGA Controller)

הבקר מיושם באמצעות מונה אופקי ואנכי. המונה האופקי סופר מ-0 עד 799 (800 פיקסלים לשורה) בתדר 25MHz. מחוץ לאזור התצוגה, המערכת מאלצת את מוצא ה-RGB ל-'0000'.




Symbol	Parameter	Vertical Sync			Horiz. Sync	
		Time	Clocks	Lines	Time	Clks
T_S	Sync pulse	16.7ms	416,800	521	32 us	800
T_{disp}	Display time	15.36ms	384,000	480	25.6 us	640
T_{pw}	Pulse width	64 us	1,600	2	3.84 us	96
T_{fw}	Front porch	320 us	8,000	10	640 ns	16
T_{bp}	Back porch	928 us	23,200	29	1.92 us	48

איור 4: תרשים תזמונים של המונים האנכיים והאופקיים

3.2.1 עיבוד הפיקסל והמרה לאנלוגית (DAC)

המילה הנשלפת מהזיכרון (12 ביט) ננעלת באוגר `pxl_data_reg` מפוצלת לערוצי צבע ומנותבת לפי דגל אזור התצוגה. ההמרה לאותות אנלוגיים מבוצעת פסיבית דרך רשת נגדים המייצרת מחלק מתח מול נגד ה- 75Ω של המסך.




איור 5: סכמה חשמלית של רשת הנגדים (DAC) ומחבר ה-HD-DB15

4 תוצאות

4.1 אימות לוגי ModelSim


סביבת הסימולציה מציגה התאמה מלאה למודל התיאורטי. המונה סופר באופן רציף מ-0 עד 799 (זמן שורה מלאה T_s). שלבי ההשתקה נאכפים בהתאם: דופק הסנכרון (T_{pw}) ושלבי ההתייצבות של ה-Porch מוודאים שערוצי הצבע מושתקים, ורק באזור הפעיל מבוצעת קריאת הכתובות מהזיכרון.



איור 6: סימולציית ModelSim המאמתת את מסלול הנתונים והסנכרון בין הזיכרון לבקר

4.2 אימות חומרה פיזי ILA

כדי להתגבר על מגבלת הראות הפנימית ("הקופסה השחורה") של ה-FPGA ולהוכיח עמידה באילוצי ההשהיות (Propagation delays) של הסיליקון, הוטמע רכיב ILA. ניתוח דוחות המשאבים העלה כי מערכת הדיבוג צרכה יותר מ-100% ממשאבי הלוגיקה לעומת המערכת עצמה, אך הייתה הכרחית לשלבי הפיתוח. האותות שנדגמו מתוך ה-FPGA הוכיחו סנכרון 1:1 אל מול סימולציות ה-ModelSim.



איור 7: דגימת ILA מתוך הסיליקון המאמתת את זרימת הנתונים בזמן אמת

5.1 ניתוח בעיות סנכרון ואתגרי Clock Domain Crossing

אחד האתגרים ההנדסיים המרכזיים שנותרו לאורך הפרויקט הוא העברת המידע בין שני תחומי שעות א-סינכרוניים (CDC). המצלמה מזינה את המערכת בקצב שעות מהיר של 100MHz, בעוד תחת האלקטרוניים דורש את נתוני הווידאו בקצב איטי יותר של 25MHz. העברה ישירה של נתונים בין שעות אלו עלולה להוביל לבעיות סנכרון חמורות כגון אובדן מידע, מטא-סטביליות (Metastability), וגליצ'ים בתצוגה.

הפתרון הארכיטקטוני שנבחר ונבדק כלל שימוש בזיכרון BRAM בתצורת Dual-Port. Simple תצורה זו מייצרת הפרדה חומרית הרמטית: הכתיבה מתבצעת לפורט A בתדר קליטה, והקריאה מפורט B בתדר שידור. עם זאת, שליפה מזיכרון כרוכה בזמן השהייה מובנה (Read Latency). כדי לפתור דילמה זו מבלי לאבד את סנכרון הפיקסלים, הוכנס מנגנון Pipeline ייעודי: הנתון נעל בתוך אוגר מקשר (pxl_data_reg), במקביל להשהיית דגל אזור התצוגה במחזור שעות אחד. כפי שהוכח בשלב הבדיקות, תכנון זה יצר מסלול נתונים נקי ומוגן משגיאות תזמון, גם בתנאי אמת על הסיליקון.


5.2 השוואה ארכיטקטונית: חומרה ייעודית (FPGA) מול תוכנת קצה Edge

במהלך אפיון המערכת הכוללת, התגלה פער משמעותי במנגנון הליבה שאחראי על זיהוי הסכנה. המערכת הגולמית מבוססת על השוואת פיקסלים מבוססת חומרה, המזהה תנועה בצורה מהירה אך נעדרת הבנה סמנטית (Semantic Understanding) ויכולת להבדיל בין אדם נופל לעצם דומם שנופל, מה שגורם להתראות שווא רבות.

במטרה לפתור זאת, בחנו את שילובה של טכנולוגיית AI. Edge פותחה הוכחת היתכנות (PoC) בסביבת תוכנה (Raspberry Pi ו-Python) אשר הריצה מודל למידה עמוקה (Deep Learning) המתמקד בזיהוי אדם ומבנה גופו (Human Detection), בשילוב מנוע מצבים לוגי מתקדם המתריע על נפילה. הניסוי המחיש את העליונות של הפתרון התוכנתי בהורדת שיעור התראות השווא.

כיוון הפיתוח העתידי דוגל במודל של "תכנון חומרה-תוכנה משולב" (HW/SW Co-Design). תכנון זה יתבסס על הטמעת מעבד מסוג MicroBlaze (Soft-Core) על גבי סיליקון ה-FPGA. חלוקת העבודה תהיה אופטימלית: מודולי ה-RTL הקשיחים (OV7670 ו-BRAM) ימשיכו לשאת בעומס של ניהול הווידאו בקצב Real-Time ללא קטיעות, בעוד מעבד ה-MicroBlaze ייגש לזיכרון ויריץ את מודל ההסקה (AI Inference) מבוסס התוכנה.

ארכיטקטורה זו מעניקה יתרון כפול: היא שומרת על הדטרמיניזם ומהירות הביצועים של ה-FPGA, ומאפשרת במקביל גמישות ארכיטקטונית מלאה לעדכון הרשת העצבית ושיפור הדיוק באמצעות קוד תוכנה בלבד, ללא צורך בתכנון וסינתזה מחדש של החומרה.



איור 8: הצעת הארכיטקטורה העתידית: סינרגיה בין החומרה למעבד ה-MicroBlaze הפנימי

6 מסקנות וסיכום

פרויקט זה הציג תהליך פיתוח ואימות מלא של מערכת משובצת מבוססת חומרה לניטור וידאו בזמן אמת. לאורך העבודה, הושם דגש רב על המעבר המורכב מתכנון תיאורטי למימוש פיזי אמין על גבי סיליקון.

תוכנן ואומת מסלול הנתונים הוויזואלי במלואו, תוך התמודדות מוצלחת עם אתגרי חציית תחומי השעון באמצעות זיכרון ה-BRAM ומנגנוני ה-Pipeline. פעולת בקר ה-VGA סונכרנה בהצלחה לדרישות התזמון הפיזיקליות הנוקשות, ואומתה בצורה הרמטית באמצעות כלים וירטואליים (ModelSim) ופיזיים (ILA). הוכח כי הבנת התנהגות האותות במרחב הפיזי וניהול המשאבים הלוגיים הם קריטיים להצלחת המערכת.

כמו כן, דרך ניתוח מגבלות המערכת הגולמית (ריבוי התראות שווא), הונחה תשתית קונספטואלית להפיכת המערכת לחכמה ואוטונומית באמצעות שילוב מודל AI בגישת Co-Design. HW/SW לסיכום, העבודה משקפת מחזור פיתוח הנדסי שלם המשלב אילוצים פיזיקליים, לוגיקה מקבילית קשיחה, וראיית מערכת כוללת לקראת פתרונות בינה מלאכותית משובצת.

מקורות

- Sensor," CameraChip (640x480) VGA CMOS "OV7670/OV7171 Technologies, OmniVision [1]
.2006 Datasheet,
- .2019 Manual," Reference Board Trainer FPGA A7 "Nexys Inc., Digilent [2]
- Vision Mobile for Networks Neural Convolutional Efficient "MobileNets: al., et Howard G. A. [3]
.2017 arXiv:1704.04861, preprint arXiv Applications,"

א' נספח א': קוד המקור - בקר תצוגה (VHDL)

[הכנס כאן את קוד ה-VHDL של בקר ה-VGA...]

ב' נספח ב': קוד המקור - אימות סימולציה (Testbench)

[הכנס כאן את קוד ה-Testbench מ-ModelSim...]